## PATENT ABSTRACTS OF JAPAN

(11) Publication number: **09139431** A

(43) Date of publication of application: 27.05.97

(51) Int. CI

H01L 21/82 H01L 21/316 H01L 21/3205

(21) Application number: 07296551

(71) Applicant:

**NEC CORP** 

(22) Date of filing: 15.11.95

(72) Inventor:

WATANABE TAKESHI


## (54) SEMICONDUCTOR DEVICE AND ITS **MANUFACTURE**


## (57) Abstract:

PROBLEM TO BE SOLVED: То semiconductor device having a planar structure of multilayer interconnections, in which moisture is stopped from entering through fuse holes in order to prevent the degradation of device characteristics.

SOLUTION: An opening 11 is provided in a cover film 10, an insulating film, etc., to blow a fuse 3, and it is surrounded by a dummy wiring layer 5X in a horizontal plane. The dummy wiring layer 5X is in the same plane as an SOG film 7 for flattening, and thus the former causes interruption in the continuity of the latter. Even if the SOG film 7 is partially exposed in the opening 11, the dummy circuit layer 5X serves as a shield so that moisture can not enter the circuit inside.

COPYRIGHT: (C)1997,JPO





(19)日本国特許庁 (JP) (12) 公開特許公報(A)

特開平9-139431 (11)特許出數公則 号

(43)公開日 平成9年(1997)5月27日

*	21/3205	21/316	H01L 21/82	(51)Int.Cl.*	
				推到起中	
				庁内整理番号	
21/88	21/82	21/316	H01L 21/82	PI	
S	æ	ဝ	נצי	技術表示箇所	

審査請求 有 、請求項の数5 〇L (全6月)

(22)計(23) 平成7年(1995)11月15日

(21)出觀番号

**停順平7-29655** 

(71)出版人 00004237 東京都港区芝五丁目7番1号 日本電気株式会社

数20 数十 東京京都塔区芝五丁目7番1号 日本電気株


(74)代理人 井理士 鈴木 章夫 战争社内

(54) [発明の名称] 半導体装置とその製造方法

部が露呈され、このSOG膜を通して水分が内部回路に を利用すると、ヒューズ浴断用の開口内にSOG膜の塩 まで進入され、半導体装置の特性が劣化される。 多層配線構造の平坦化を図るためにSOG膜

て水分の伝達が防止され、水分が内部回路にまで進入す ることになる。関目11内にその一端部が露呈されたS 0 や絶縁膜 8 等に設けた閉口1-1 を平面方向に囲むよう 〇G数7が水分を吸収しても、ダミー配線B5×によっ れるため、SGO膜7を閉口11の周囲において分断す 5 Xは平坦化を行うためのSOG膜7と同じ層に位置さ にダミーの配線塔 5 X を形成する。このダミーの配線塔 ることが防止される。 【解決手段】 ヒューズ3を溶断するためにカバー膜1

9



**#**₹-**E**#

【特許請求の範囲】

平面方向に囲む配線層が形成されていることを特徴とす 周口を有し、かつ前記強布絶縁膜と同じ層に前記閉口を る半導体装置。 配線構造を有する半導体装置において、前記塗布絶縁膜 を含む前記層間絶縁膜の厚さ方向にわたって開設された - 部が強布絶縁膜が形成されて平坦化を行っている多炤 【請求項1】 上下層の配線層を絶縁する層間絶縁膜の

ある請求項1の半導体装置。 [清水項2] 別口を囲む配線層は、ダミーの配線層で

設されてなる請求項1または2の半導体装置。 ズが形成されており、閉口はこのヒューズ形成領域に開 

囲にわたって開口を開設する工程とを含むことを特徴と 去する工程と、全面に第4の絶縁膜及びカバー膜を形成 する半導体装置の製造方法。 カバー膜の表面から前記塗布絶縁腹を含む所要の厚さ範 する工程と、前記ダミーの配線層で囲まれた領域に前記 縁膜を形成した後、強布絶縁膜を強布し、かつこれをエ 状のダミーの配線層を形成する工程と、全面に第3の絶 形成し、かつこの配線層の一部により所要の領域に囲い ッチングバックして前記配線局の直上の強布絶縁膜を除 縁殿を形成する工程と、この第2の絶縁膜上に配線圏を 【請求項4】 半導体基板に第1の絶縁膜及び第2の絶

の絶縁膜が所要の厚さに残される厚さまで開設される精 かつ前記グミーの配線層は前記ヒューズの一部を囲むよ のヒューズを形成し、その上に第2の絶縁膜を形成し、 求項4の半導体装置の製造方法。 うに形成され、前記閉口は前記とユーズ上における第2 【請求項5】 第1の絶縁膜上の所要の領域に冗長回路

【発明の詳細な説明】

つ多層配線構造の半導体装置とその製造方法に関する。 [0002] 【発明の属する技術分野】本発明は冗長回路を有し、か

D法により500nmのプラズマ酸化膜からなる第3の 第1の絶縁膜2と第2の絶縁膜4を形成する。そして、 等の不良が生じ易くなる。このため、従来から下側配募 C、30分のベーク処理を行う。 は有機シリカ(SOG)膜7を強布した後、約400 絶縁版6を形成する。そして、この第3の絶縁版6上; ングステン配線版5を形成し、その上面にプラズマCV その上にタングステンCVD法により約500nmのタ 基板1の全面にCVD法によりシリコン酸化膜からなる 例を示す図である。先ず、図6 (a) のように、半導体 の段差を緩和する構成が提案されている。図6はその― てその表面に段差が生じると、上側配線において段切れ って多層配模構造が採用されているが、下側配線によっ 【従来の技術】近年における半導体装置の高集積化に伴

頼性を低下させる原因となる。

【0003】次いで、図6 (b) のように、崩記タンク

uと50nmのTiNを形成し、積層配線層9を形成す る。次に、全面に約100nmのカバー版10を形成 ンタクト孔8aを形成後、タングステン配線囚5に接続 5の上にコンタクト孔8aを形成する。さらに、このコ されるようにスパック法により700nmのAISiC からなる第4の絶縁膜8を形成し、タングステン配線層 プラズマCVD法により約400nmのプラズマ酸化版 SOG膜7が残され、配線層の間の段差が緩和される。 する。これにより前記タングステン配線局5の間にのみ 部が露星されるまで前記SOG膜7をエッチングバック ステン配線図5の上側において前記第3の絶縁版6の-【0004】しかる上で、図6 (c) のように、全国に

切断する場合には、この閉口11を通してヒュース3に の絶縁版4もその膜厚を低減させている。ヒューズ3を いては、素子の微細化により生じ易い素子欠陥を救済す レーザ光を投射し、ヒューズを溶断している。 8,6を選択エッチングして開口11を設け、かつ第2 た後に、図7(b)のように、このヒューズを形成した 3を形成しておき、図6 (c)に示した工程が完了され ば、前記した例では、図7 (a)に示すように、第1の 一部を冗長回路に切り替えることが行われている。例え 回路に欠陥が生じたときにヒューズを切断して本回路の 路は例えばヒューズにより本回路に接続されており、本 るために冗長回路が設けられることがある。この冗長回 領域において前記カバー膜10、第4,第3の各絶縁膜 絶縁膜2の上にタングステンシリサイドによりヒューズ [0006] 【0005】ところで、前記したような半導体装置にお

内部回路を電気的に短絡して半導体装置の動作不良や信 からの木分がSOG膜7の端部から吸収され、吸収され になる。このようにSGO版7の類部が辞呈されている の端部が閉口11の側面に露呈される状態が生じること がエッチングされずに残存していると、このSGO膜1 た水分がSOG膜7を通して内部回路にまで伝えられ、 と、半導体装置を樹脂封止したプラスチックパッケージ チングして閉口を形成しているが、このとき、図1 溶断効率を高めるために、ヒューズ 3 上の絶縁膜をエッ (b)のように、関口11の形成領域に前記SOG版7 【発明が解決しようとする課題】このようにヒューズの

れ、前記した多層配線構造の平坦化効果が低下されてし 下するとともに、配線領域のSOG膜の膜厚も低減さ 行させると、エッチング時間が長くなって製造効率が低 7が完全に残らないように、SOG膜のエッチングを進 【0007】このため、周日11の形成領域にSOG数

劣化を防止した半導体装置とその製造方法を提供するこ 図る一方で、ヒューズ関口からの水分の進入による特性 【0008】本発明の目的は、多層配線構造の平坦化を

特開平09-139431

の溶断を行うように形成される。 同じ層に関目を平面方向に関む危線層が形成されている が形成されて平坦化を行っている多層配線構造を有する ース形成領域に開設され、この周口を利用してヒュース 一の配線層で構成される。また、開口は冗長回路のヒュ 方向にわたって周数された周日を有し、かつSOG版と 半導体装置において、SOG酸を含む層間絶縁酸の厚さ 上下的の配線的を絶縁する層間絶縁数の一部にSOG数 ことを特徴とする。ここで、関口を囲む配線層は、ダミ 【課題を解決するための手段】本発明の半導体装置は、

記配線域の直上のSOG膜を除去する工程と、全面に第 成し、かつ前記ダミーの配線圏は前記ヒューズの一部を の配製塔で囲まれた領域にカバー数の表面からSOG数 る第2の絶縁膜が所要の単さに残される厚さまで開設さ 囲むように形成され、前記閉口は前記とユーズ上におけ を含んでいる。特に、第1の絶縁膜上の所要の領域に冗 を含む所要の厚き範囲にわたって閉口を開設する工程と 4の絶縁脱及びカバー腹を形成する工程と、前記ダミー SOG膜を強布し、かつこれをエッチングバックして前 を形成する工程と、全面に第3の絶縁数を形成した後、 模型の一部により所収の領域に囲い状のダミーの西模型 長回路のヒューズを形成し、その上に第2の絶縁膜を形 基板に第1の絶縁膜及び第2の絶縁膜を形成する<u>工程</u> と、この第2の絶縁版上に配線層を形成し、からこの配 【0010】本発明の半導体装置の製造方法は、半導体

[0011]

配線屋の一部を利用して後工程で形成する周口を包囲す 第1の絶縁版2を形成し、その上でヒューズ領域には約 基板 1 の全面にC V D 法によりシリコン酸化膜からなる 図である。先ず、図1 (a), (b)のように、半導体 参照して説明する。図1ないし図4は本発明の実施形態 る領域に、ダミーのタングステン配線砲 5 X を形成して 形成する。このとき、ヒューズ領域では、タングステン C V D 法により約500 n mのタングステン配線磁5を た、配線領域ではこの第2絶縁膜4の上にタングステン 150 nmのタングステンシリサイドからなるヒューズ を工程順に示す図であり、図1~図3のそれぞれにおい 3を形成し、その上に第2の絶縁膜4を形成する。ま 【発明の実施の形態】次に、本発明の実施形態を図面を ·(a)は配線領域の、(b)はヒューズ領域の断面

第3の絶縁膜6上には有機シリカ (SOG) 膜7を塗布 した後、約400℃、30分のペーク処理を行う。 **化版からなる第3の結縁版6を形成する。そして、この** 上面にプラズマCVD法により500nmのプラズマ酸 【0012】しかる上で、前記タングステン配銀燈5の 【0013】次いで、図2 (a), (b)のように、前

> 版6の一部が露呈されるまで前記SOG膜7をエッチン ングされないSOG版7が薄く見されている。 間の段差が緩和される。また、ヒューズ領域にはエッチ ン配線形5の間にのみ80G膜7が残され、配線層5の グバックする。これにより配級領域では前記タングステ 記タングステン配線局5の上側において前記第3の絶縁

次に、全面に約1000mのカバー膜10を形成す 50 nmのTiNを形成し、積層配線隔9を形成する。 るようにスパッタ法により700nmのAISiCuと 孔を形成し、その後、タングステン配線圏5に接続され て、配線領域でタングステン配線图5の上にコンタグト ズマ酸化酸からなる第4の絶縁膜8を形成する。そし に、全面にプラズマCVD法により約400nmのプラ 【0014】しかる上で、図3 (a), (b)のよう

11は、図4 (b) に平面構成を示すように、前記ダミ して開口11を設け、かつ第2の絶縁膜4もヒューズ3 ーのタングステン配線層 5 Xで囲まれた区画内に形成さ 断する場合には、この関口11を通してヒューズ3にレ いる。この閏日11を形成することで、ヒューズ3を切 上の腹厚が300~400nmとなるように低波させて 脱10、第4,第3の各絶縁膜8,6を選択エッチング 域においては、ヒューズ3上の一部に対して資語カバー 【0015】次いで、図4 (a) のように、ヒューズ領 ザ光を投射して溶断することが容易となる。この閉口

ることが防止される。これにより、内部回路での電気的 れた状態とされているため、水分はダミーのタングステ かしながら、閉口11を囲むようにダミーのタングステ 半導体装置の内部にまで水分が進入されようとする。し 閉口11にまで進入され、SOG膜7が水分を吸収し、 るため、プラスチックパッケージ封止したときに水分が 装置では、開口11にSOG版7の端部が露呈されてい **な短箱や信頼性の劣化が防止される。** ン配線吸 5 Xによって遮断され、内部回路にまで進入す ン配線級 5 XによってSOG版 7 は内部回路とは分断な ン配線局 5 Xが形成されており、このダミータングステ 【0016】したがって、このように構成された半導体

発明の半導体装置をプラスチック封止した上で、130 による多層配線構造の平坦化が促進できる。因みに、 回路への水分の進入が防止されるため、SOG膜7のエ ヒューズ領域に残存されていても、前記したように内部 の試験を行ったところ、不良の発生は皆無であった。 を短縮して半導体装置の製造効率を高め、かつSOG膜 ッチングを必要以上に行うことはなく、エッチング時間 【0017】また、この半導体装置では、SOG膜7が 圧力25atm、湿度100%の状態で500時間

口を2重に囲むタングステン配線図5X1,5X2で構 に形成するダミーのタングステン配製図は、ヒューズ開 【0018】ここで、図5に示すように、ヒューズ領域

> 題められる。 て水分が内部回路にまで進入することを防止する効果が グステン配線の数が多ければ、それだけSOG膜を通し 重以上で囲むように形成してもよい。このダミーのタン 成してもよい。さらには、スペースに余裕があれば、3

[0019]


を有し、かつ強布絶縁膜と同じ層に閉口を平面方向に囲 め、SOG膜による多層配線構造の平坦化効果が高めら においてSOG膜を完全にエッチングする必要がないた や信頼性の低下が防止される。また、開口を設けた領域 路にまで進入されることはなく、半導体装置の特性劣化 によってSOG版が分断されているため、水分が内部回 て内部回路にまで進入されようとした場合でも、配線原 部が韓星され、この猫路から水分がSOG製に吸収され か配線圏が形成されているので、開口内にSOG膜の場 を含む層間絶縁膜の厚さ方向にわたって開設された開口 多層配線構造を有する半導体装置において、強布絶縁脱 腰の一部に強布絶縁膜が形成されて平坦化を行っている 【発明の効果】以上説明したように本発明は、層間絶続


【図面の簡単な説明】

**西図のその! たある。** 【図1】本発明の実施形態の製造方法を工程順に示す簡

【図2】本発明の実施形態の製造方法を工程順に示す断

[図 | |





面図のその2である。

面図のその3である。 【図3】本発明の実施形態の製造方法を工程順に示す断

面図と平面図である。 【図5】本発明の他の実施形態における平面図である。 【図4】本発明の実施形態の製造方法を工程順に示す断

示す断面図である。 【図6】従来の半導体装置の製造方法の一例を工程順に

の断面図である。 【図7】図6の製造方法における問題点を説明するため

【符号の説明】

半導体基板

第1の絶縁版

第2の絶縁膜 ヒュース

5 X ダミーのタングステン配線隔 タングステン配線局


第3の絶縁版


SOG膜


10 カバー膜 机构化规模

第4の絶縁膜

[図2]







69